Isolationsabstand bei PCB-Design

[DO1MUE]

Hallo Leute,

ich entwickle gerade ein neues PCB-Design für meinen STS-5 GZ (siehe anderen Thread in diesem Unterforum).

Dafür benutze ich das Tool "Autodesk Eagle Light" - somit nur 2 Layer verfügbar (reicht für dieses Projekt).

Der neue GZ soll wenn möglich klein und kompakt sein (benutze allerdings keine SMD-Bauteile). Bei der Gestaltung (unter Anderem der Masseflächen) führt das nun zwangsläufig zu geringeren Leiterbahn- und Isolationsabständen, was nun in Hinblick auf Überschlag/Durchschlag wohl zu Problemen bei den max. 400V Zählrohrspannung auf dem Board führen kann falls Abstände zu klein sind.

Auf dem unteren screenshot des Anodenwiderstandes sieht man z. B. den Wert 16 für Parameter "Isolate" (die Massefläche ist mit dem Feature "Polygon" erstellt), das ist glaube ich so eine Art Standardwert für jenen Parameter (bei meinem letzten GZ PCB-Design habe ich aus schierer Unkenntnis pauschal den Wert 24 gewählt (also etwas größer); konnte damit keine Probleme feststellen, aber vielleicht hatte ich nur Glück und war gerade so an der Kante).



Ich kenne jetzt zu dem Thema nur ein paar wikipedia Artikel, z. B. den hier, und, wie schon angedeutet, Erfahrung fehlt mir etwas an der Stelle.

Kritisch ist wie ich das grad einschätze die Geometrie von Pad zu anderem Pad bzw. Massefläche, also Überschlag in der Luft (für das PCB Material selbst liegen Werte ja sehr hoch). Im verlinkten Artikel ist eine Durchschlagfestigkeit von 3kV/mm angegeben, nach meiner Rechnung also 0,13mm für 0,4kV was mit den üblichen Standardwerten und -geometrien in Eagle wahrscheinlich nicht zu Problemen beim Betrieb des Geigerzählers führt.

Oder etwa doch? Gibt es noch Hinweise von erfahrenen Usern wie man das Design in Hinblick auf Überschlagfestigkeit optimieren kann, oder überschätze ich die Kritikalität dieses Themas ein wenig?

Vielen Dank!!

[DG0MG]

Also ein Überschlag wird bei 400 V nicht gleich das Problem sein, aber ich würde trotzdem im Bereich der Hochspannung ÜBERHAUPT KEINE Masseflächen-Polygone anlegen. Dort sollte also um die Lötaugen kein Kupfer stehenbleiben, nur das GFK des Platinenmaterials. Es geht ja auch um Kriechströme, z.B. bei erhöhter Feuchtigkeit oder nach Jahren in rauher Umgebung.
Gern werden dann die Bauteile, die besonders "exponiert" sind (Ladekondensator, Vervielfacherkette etc.), mit einem Tropfen Schutzlack oder Epoxy gegen Umwelteinflüsse gesichert.

Hier ein Beispiel von rhelectronics, wo man das sieht: https://www.rhelectronics.store/high-voltage-400v-geiger-tube-driver-two-channels-with-signal-buffer-for-muon-cosmic-ray-coincidence

[NuclearPhoenix]

Wie @DG0MG schon gesagt hat, das größere Problem sind eher die Kriechströme die unweigerlich auftreten.

Im Idealfall sparst du dir einfach die Massefläche überall dort wo 400 V o.Ä. sind, aber du kannst auch mit genügend Abstand klar kommen. Hier kannst du dir selber den idealen Mindestabstand zwischen Leiterbahnen, etc. abhängig von der Spannung ausrechnen:
https://www.smps.us/pcbtracespacing.html

Da kommen für 400 V und externe Bahnen ca. 2.5 mm Abstand raus, damit du kaum Kriechströme hast. Das würde ich auch einhalten und ist deutlich größer als dein, "nur" durchschlagsfester, Abstand!

Falls du SMT Bauteile verwendest, solltest du auch bedenken wie groß die Teile sind. Gerade bei 0603 oder 0402 kann es da innerhalb des Gehäuses zwischen den Pads schon zu ordentlicher Leakage kommen.

[DO1MUE]

Okay, vielen Dank für die Infos und Hinweise!

[Raddet]

Außerdem sollte die Masseschicht nicht in die Nähe der Hochspannungsspule kommen. Und es ist besonders wichtig - diese Schicht sollte nicht unter der Spule sein. Andernfalls treten auf dem gemeinsamen Draht elektromagnetische Störungen auf.

Und überhaupt - es wurde schon alles richtig gesagt. Im Hochspannungsteil der Platine müssen Sie keine gefüllten Polygone erstellen.